JTAG接口無(wú)法連接的問(wèn)題
本文包含兩部分內(nèi)容：1)續(xù)寫TI DSP連接不上的問(wèn)題;2)順便提一下Xilinx FPGA的JTAG口連接不上的問(wèn)題。
一、TI DSP為啥連接不上?
半年前發(fā)過(guò)一篇博文《DSP為啥連接不上?TMS320C6416T+seed-XDS510 PLUS》里面闡述了多種DSP連接上不的原因，TI DSP性能很好，但連接問(wèn)題是個(gè)大問(wèn)題，最近都被煩透了，但經(jīng)過(guò)很長(zhǎng)一短時(shí)間的排查，終于把問(wèn)題解決了，也許問(wèn)題的原因所在并不是諸位網(wǎng)友的問(wèn)題所在，在這里我只是想強(qiáng)調(diào)一件事情：如果您的DSP系統(tǒng)一直連接不上，那么肯定是硬件有問(wèn)題，除了按博文《DSP為啥連接不上?TMS320C6416T+seed-XDS510 PLUS 》中的說(shuō)明逐個(gè)排查外，一定要注意你的復(fù)位電路，切記切記!!!
這次DSP連接不上折騰了很久，在CCS里面Debug——Reset Emulator是可以執(zhí)行的(如果這個(gè)都不行估計(jì)是驅(qū)動(dòng)不對(duì)或壓根沒(méi)連上等等)。
首先貼一下自己的復(fù)位電路：
如圖所示，復(fù)位電路使用了一片ADM706TARZ芯片。
前兩周發(fā)現(xiàn)DSP一直連接不上，后來(lái)測(cè)了一下開關(guān)S1兩端，發(fā)現(xiàn)開關(guān)按下之后兩端并不連通，后來(lái)就換了一個(gè)開關(guān)，DSP就能連上了。
后來(lái)又連不上了，這是怎么回事呢?測(cè)了DSP的JTAG的接口的每個(gè)引腳都正常，加電后又測(cè)了每一個(gè)引腳也正常，這里把每個(gè)引腳的電壓值貼出來(lái)做個(gè)備忘：
TMS——3.05V;TRST——0V;TDI——3.04V;TDO——3.16V;TCK_RET——3.03V;TCK——3.03V;EMU1——3.27V;EMU2——3.27V;VCC——3.28V;GND——0V;
測(cè)試時(shí)采用的萬(wàn)用表直流檔測(cè)的，因?yàn)楫?dāng)時(shí)手邊沒(méi)有示波器，所以就用萬(wàn)用表將就一下子。DSP JTAG連接如下圖所示：
一切正常，為啥連接不上呢?開關(guān)反復(fù)測(cè)了幾遍，不存在前些天的問(wèn)題，最郁悶的是有時(shí)候能連上，有時(shí)候連不上，我被折騰的有點(diǎn)沒(méi)辦法了……
最后發(fā)現(xiàn)有時(shí)候多按幾次復(fù)位后能連上，難道還是復(fù)位的問(wèn)題?
于是測(cè)了ADM706TARZ的7腳，發(fā)現(xiàn)居然平時(shí)是低電平，按下復(fù)位鍵后居然是1.2V左右，壞了，這個(gè)芯片肯定壞了……
于是換了新的片子，一切正常……
這里再次強(qiáng)調(diào)一下我從這次連接DSP中得到的啟發(fā)：
如果DSP一直連接不上，肯定是硬件連接有問(wèn)題，請(qǐng)?zhí)貏e注意一下復(fù)位電路的問(wèn)題!!!
2)Xilinx FPGA的JTAG口連接不上
FPGA的JTAG電路是驗(yàn)證過(guò)的，打開ChipScope就可以連接上的，但現(xiàn)在是一直連接不上，F(xiàn)PGA的JTAG經(jīng)過(guò)了一個(gè)244緩沖芯片，電路如下，244右邊的線直接連接到了FPGA的對(duì)應(yīng)管腳上。
試過(guò)多遍過(guò)還是連接不上，自己也有點(diǎn)絕望，后來(lái)沒(méi)辦法，就測(cè)測(cè)JTAG的管腳吧，也沒(méi)上電，結(jié)果一測(cè)還真測(cè)出了問(wèn)題，TDO居然和地短接了，這是怎么回事，J10就是一個(gè)單排插針肯定不會(huì)有問(wèn)題，那只能是244壞了，好吧，于是換了一片SN74LVTH244ADBR，一切OK!
通過(guò)這個(gè)問(wèn)題我的啟發(fā)是：如果一直連接不上，那很有可能是硬件電路出了問(wèn)題!!!
OK，今天的探索就到這兒吧，路漫漫其修遠(yuǎn)兮，吾將上下而求索!
不知道以的還沒(méi)有有機(jī)會(huì)再接觸這些東西，心里還有種淡淡地憂傷，祝大家好運(yùn)吧!
擴(kuò)展閱讀：?jiǎn)纹瑱C(jī)的技術(shù)特點(diǎn)及應(yīng)用系統(tǒng)
編輯：admin 最后修改時(shí)間：2018-05-19
