單片機(jī)SPI總線時(shí)序詳解
SPI總線是Motorola公司推出的三線同步接口，同步串行3線方式進(jìn)行通信:一條時(shí)鐘線SCK，一條數(shù)據(jù)輸入線MOSI，一條數(shù)據(jù)輸出線MISO;用于 CPU與各種外圍器件進(jìn)行全雙工、同步串行通訊。SPI主要特點(diǎn)有:可以同時(shí)發(fā)出和接收串行數(shù)據(jù);可以當(dāng)作主機(jī)或從機(jī)工作;提供頻率可編程時(shí)鐘;發(fā)送結(jié)束中斷標(biāo)志;寫沖突保護(hù);總線競(jìng)爭(zhēng)保護(hù)等。
SPI總線有四種工作方式(SP0, SP1, SP2, SP3)，其中使用的最為廣泛的是SPI0和SPI3方式。SPI模塊為了和外設(shè)進(jìn)行數(shù)據(jù)交換，根據(jù)外設(shè)工作要求，其輸出串行同步時(shí)鐘極性和相位可以進(jìn)行配置，時(shí)鐘極性(CPOL)對(duì)傳輸協(xié)議沒(méi)有重大的影響。如果CPOL=0，串行同步時(shí)鐘的空閑狀態(tài)為低電平;如果CPOL=1，串行同步時(shí)鐘的空閑狀態(tài)為高電平。時(shí)鐘相位(CPHA)能夠配置用于選擇兩種不同的傳輸協(xié)議之一進(jìn)行數(shù)據(jù)傳輸。如果 CPHA=0，在串行同步時(shí)鐘的第一個(gè)跳變沿(上升或下降)數(shù)據(jù)被采樣;如果CPHA=1，在串行同步時(shí)鐘的第二個(gè)跳變沿(上升或下降)數(shù)據(jù)被采樣。
SPI主模塊和與之通信的外設(shè)音時(shí)鐘相位和極性應(yīng)該一致。
SPI時(shí)序詳解---SPI接口在模式0下輸出第一位數(shù)據(jù)的時(shí)刻SPI接口有四種不同的數(shù)據(jù)傳輸時(shí)序，取決于CPOL和CPHL這兩位的組合。圖1中表現(xiàn)了這四種時(shí)序，時(shí)序與CPOL、CPHL的關(guān)系也可以從圖中看出。
圖1
CPOL是用來(lái)決定SCK時(shí)鐘信號(hào)空閑時(shí)的電平，CPOL=0，空閑電平為低電平，CPOL=1時(shí)，空閑電平為高電平。CPHA是用來(lái)決定采樣時(shí)刻的，CPHA=0，在每個(gè)周期的第一個(gè)時(shí)鐘沿采樣，CPHA=1，在每個(gè)周期的第二個(gè)時(shí)鐘沿采樣。由于我使用的器件工作在模式0這種時(shí)序(CPOL=0，CPHA=0)，所以將圖1簡(jiǎn)化為圖2，只關(guān)注模式0的時(shí)序。
圖2
我們來(lái)關(guān)注SCK的第一個(gè)時(shí)鐘周期，在時(shí)鐘的前沿采樣數(shù)據(jù)(上升沿，第一個(gè)時(shí)鐘沿)，在時(shí)鐘的后沿輸出數(shù)據(jù)(下降沿，第二個(gè)時(shí)鐘沿)。首先來(lái)看主器件，主器件的輸出口(MOSI)輸出的數(shù)據(jù)bit1，在時(shí)鐘的前沿被從器件采樣，那主器件是在何時(shí)刻輸出bit1的呢?bit1的輸出時(shí)刻實(shí)際上在SCK信號(hào)有效以前，比SCK的上升沿還要早半個(gè)時(shí)鐘周期。bit1的輸出時(shí)刻與SSEL信號(hào)沒(méi)有關(guān)系。再來(lái)看從器件，主器件的輸入口MISO同樣是在時(shí)鐘的前沿采樣從器件輸出的bit1的，那從器件又是在何時(shí)刻輸出bit1的呢。從器件是在SSEL信號(hào)有效后，立即輸出bit1，盡管此時(shí)SCK信號(hào)還沒(méi)有起效。
從這張圖就可以很清楚的看出主從器件的bit1是怎樣輸出的
編輯：admin 最后修改時(shí)間：2018-05-25
