電容在EMC設(shè)計(jì)中的應(yīng)用技巧
摘 要：電容是EMC設(shè)計(jì)中應(yīng)用最廣泛的元件之一。實(shí)踐表明：在EMC設(shè)計(jì)中，恰當(dāng)選擇與使用電容能解決許多EMI問(wèn)題。但是，若電容的選擇或使用不當(dāng)，則可能根本達(dá)不到預(yù)期的目的，甚至?xí)觿MI程度。根據(jù)EMC設(shè)計(jì)原理和不同結(jié)構(gòu)電容的特點(diǎn)，結(jié)合相關(guān)研究的新進(jìn)展，針對(duì)電容在EMC設(shè)計(jì)中的一些不恰當(dāng)?shù)恼J(rèn)識(shí)與做法，討論了電容在EMC設(shè)計(jì)中的應(yīng)用技巧。對(duì)EMC設(shè)計(jì)具有指導(dǎo)作用。
在EMC設(shè)計(jì)中，電容是應(yīng)用最廣泛的元件之一，主要用于構(gòu)成各種低通濾波器或用作去耦電容和旁路電容。大量實(shí)踐表明：在EMC設(shè)計(jì)中，恰當(dāng)選擇與使用電容，不僅可解決許多EMI問(wèn)題，而且能充分體現(xiàn)效果良好、價(jià)格低廉、使用方便的優(yōu)點(diǎn)。若電容的選擇或使用不當(dāng)，則可能根本達(dá)不到預(yù)期的目的，甚至?xí)觿MI程度。
本文根據(jù)EMC設(shè)計(jì)原理和不同結(jié)構(gòu)電容的特點(diǎn)，結(jié)合相關(guān)研究的新進(jìn)展，針對(duì)電容在EMC設(shè)計(jì)中的一些不恰當(dāng)?shù)恼J(rèn)識(shí)與做法，討論了電容在EMC設(shè)計(jì)中的應(yīng)用技巧。對(duì)EMC設(shè)計(jì)具有指導(dǎo)作用。
1 濾波器結(jié)構(gòu)的選擇
EMC設(shè)計(jì)中的濾波器通常指由L，C構(gòu)成的低通濾波器。不同結(jié)構(gòu)的濾波器的主要區(qū)別之一，是其中的電容與電感的聯(lián)接方式不同。濾波器的有效性不僅與其結(jié)構(gòu)有關(guān)，而且還與聯(lián)結(jié)的網(wǎng)絡(luò)的阻抗有關(guān)。如單個(gè)電容的濾波器在高阻抗電路中效果很好，而在低阻抗電路中效果很差。
傳統(tǒng)上，在濾波器兩端的端接阻抗為50Ω的條件下描述濾波器的特性（這一點(diǎn)往往未被注意），因?yàn)檫@對(duì)測(cè)試方便，并且是符合射頻標(biāo)準(zhǔn)的。但是，實(shí)踐中源阻抗ZS和負(fù)載阻抗ZL很復(fù)雜，并且在要抑制的頻率點(diǎn)上可能是未知的。如果濾波器的一端或兩端與電抗性元件相聯(lián)結(jié)，則可能會(huì)產(chǎn)生諧振，使某些頻率點(diǎn)的插入損耗變?yōu)椴迦朐鲆妗?/p>
可見，正確選擇濾波器的結(jié)構(gòu)至關(guān)重要。究竟是選擇電容、電感還是兩者的組合，是由所謂的“最大不匹配原則”決定的。簡(jiǎn)言之，在任何濾波器中，電容兩端存在高阻抗，電感兩端存在低阻抗。圖1是利用最大不匹配原則得到的濾波器的結(jié)構(gòu)與ZS和ZL的配合關(guān)系，每種情形給出了兩種結(jié)構(gòu)及相應(yīng)的衰減斜率（n表示濾波器中電容元件和電感元件的總數(shù)）。
但是，如何判定ZS和ZL的值是高或低，一些資料上并未作具體說(shuō)明[1，2]，實(shí)踐中也往往不清楚。
ZS和ZL的所謂的高值或低值的臨界選取有一定的隨機(jī)性，選取50Ω作為邊界值是比較合適的。順便指出，在電子電路中，因信號(hào)一般較弱，而RC低通濾波器對(duì)信號(hào)有一定的衰減，故很少使用。
2 自諧振頻率與截止頻率
2.1 去耦電容的自諧振頻率
實(shí)際的電容都有寄生電感LS。LS的大小基本上取決于引線的長(zhǎng)度，對(duì)圓形、導(dǎo)線類型的引線，LS的典型值為10nH/cm[3]。典型的陶瓷電容的引線約有6mm長(zhǎng)，會(huì)引入約15nH的電感[1]。引線電感也可由下式估算[4]：
其中：l和r分別為引線的長(zhǎng)度和半徑。
寄生電感會(huì)與電容產(chǎn)生串聯(lián)諧振，即自諧振，在自諧振頻率f0處，去耦電容呈現(xiàn)的阻抗最小，去耦效果最好。但對(duì)頻率f高于f0的噪聲成份，去耦電容呈電感性，阻抗隨頻率的升高而變大，使去耦或旁路作用大大下降。實(shí)踐中，應(yīng)根據(jù)噪聲的最高頻率fmax來(lái)選擇去耦電容的自諧振頻率f0，最佳取值為f0 = fmax。
但是，一些資料上只是從電容的寄生電感的角度給出了自諧振頻率f0的資料。實(shí)際上，去耦電容的自諧振頻率不僅與電容的寄生電感有關(guān)，而且還與過(guò)孔的寄生電感[5]、聯(lián)結(jié)去耦電容與芯片電源正負(fù)極引腳的印制導(dǎo)線的寄生電感[6,7]等都有關(guān)系。如果不注意這一點(diǎn)，查得的資料或自己的估算往往與實(shí)際情況相去甚遠(yuǎn)。
實(shí)踐中，一般是先確定去耦電容的結(jié)構(gòu)（電容的寄生電感與其結(jié)構(gòu)關(guān)系密），再用試驗(yàn)的方法確定容量。
2.2 電源濾波器的的自諧振頻率
在交流電源進(jìn)線與電源變壓器之間設(shè)置電源濾波器是抗EMI的常用措施之一。常用的電源濾波器如圖2所示。人們一般對(duì)去耦電容的自諧振頻率問(wèn)題比較注意，實(shí)際上電源濾波器也有自諧振頻率問(wèn)題，處理不當(dāng)，同樣達(dá)不到預(yù)期的目的。對(duì)圖2所示的濾波器，分析可知，當(dāng)電感的電阻rL很小時(shí)，自諧振頻率分別為：
設(shè)計(jì)電源濾波器時(shí)，必須使濾波器的自諧振頻率遠(yuǎn)小于噪聲頻率。處理不當(dāng)，不僅不能衰減噪聲，反而會(huì)放大噪聲。
例如[8]，圖2(a)所示的濾波器，如果取L=1 mH、rL=1 Ω、C=0.47μF（這也是許多資料上推薦的參數(shù)），可算出f0=5.2 kHz。而EMC測(cè)試中的快速脈沖群頻率為5.0 kHz(2KV)或2.5 kHz(4 kV)，5.0 kHz剛好諧振，2.5 kHz也不會(huì)被衰減，如圖3所示。這說(shuō)明濾波器中元件參數(shù)選取不當(dāng)，可能根本起不到提高EMC性能的作用。
3 電容結(jié)構(gòu)的選擇
從理論上講，電容的容量越大，容抗就越小，濾波效果就越好。一些人也有這種習(xí)慣認(rèn)識(shí)。但是，容量大的電容一般寄生電感也大,自諧振頻率低（如典型的陶瓷電容，0.1μF的f0=5 MHz,0.01μF的f0=15 MHz,0.001μF的f0=50MHz），對(duì)高頻噪聲的去耦效果差，甚至根本起不到去耦作用。分立元件的濾波器在頻率超過(guò)10 MHz時(shí)，將開始失去性能。元件的物理尺寸越大，轉(zhuǎn)折點(diǎn)頻率越低。這些問(wèn)題可以通過(guò)選擇特殊結(jié)構(gòu)的電容來(lái)解決。
貼片電容的寄生電感幾乎為零，總的電感也可以減小到元件本身的電感，通常只是傳統(tǒng)電容寄生電感的1/3~1/5，自諧振頻率可達(dá)同樣容量的帶引線電容的2倍（也有資料說(shuō)可達(dá)10倍），是射頻應(yīng)用的理想選擇。
傳統(tǒng)上，射頻應(yīng)用一般選擇瓷片電容。但在實(shí)踐中，超小型聚脂或聚苯乙烯薄膜電容也是適用的，因?yàn)樗鼈兊某叽缗c瓷片電容相當(dāng)。
三端電容能將小瓷片電容頻率范圍從50 MHz以下拓展到200 MHz以上，這對(duì)抑制VHF頻段的噪聲是很有用的。要在VHF或更高的頻段獲得更好的濾波效果，特別是保護(hù)屏蔽體不被穿透，必須使用饋通電容。
4 電容容量的選擇
在數(shù)字系統(tǒng)中，去耦電容的容量通常按下式估算式中： 為瞬變電流； 為邏輯器件允許的電源電壓變化； 為開關(guān)時(shí)間。
實(shí)踐中，去耦電容的容量選擇并不嚴(yán)格，可按C = 1/f選用，f為電路頻率，即10 MHz選0.1Μf,100 MHz選0.01μF；在微機(jī)控制系統(tǒng)中，通常在0.1~0.01μF之間任選[9]。
但是，近年的研究表明[10，11]，去耦電容的容量選擇還必須滿足以下條件：
① 芯片與去耦電容兩端電壓差 必須小于噪聲容限 。
② 從去耦電容為芯片提供所需的電流的角度考慮，其容量應(yīng)滿足。
③ 芯片開關(guān)電流 的放電速度必須小于去耦電容電流的最大放電速度。
此外，當(dāng)電源引線比較長(zhǎng)時(shí)，瞬變電流會(huì)引起較大的壓降，此時(shí)就要加容納電容以維持器件要求的電壓值。
5 去耦電容的安裝方式與PCB設(shè)計(jì)
安裝去耦電容時(shí)，一般都知道使電容的引線盡可能短。但是，實(shí)踐中往往受到安裝條件的限制，電容的引線不可能取得很短。況且，電容引線的寄生電感只是影響自諧振頻率的因素之一，自諧振頻率還與過(guò)孔的寄生電感、相關(guān)印制導(dǎo)線的寄生電感等因素有關(guān)。一味地追求引線短，不僅困難，而且可能根本達(dá)不到目的。
這說(shuō)明要保證去耦效果，在PCB設(shè)計(jì)時(shí)，就要考慮相關(guān)問(wèn)題。設(shè)計(jì)印制導(dǎo)線時(shí)，應(yīng)使去耦電容距離芯片電源正負(fù)極引腳盡可能近（當(dāng)然電容引線要盡可能短）。設(shè)計(jì)過(guò)孔時(shí)應(yīng)盡量減小過(guò)孔的寄生電感，具體措施可參考文獻(xiàn)[5]。
6 結(jié) 語(yǔ)
EMC設(shè)計(jì)是一個(gè)需要長(zhǎng)期面對(duì)的重要而復(fù)雜的領(lǐng)域，電容在其中一直得到廣泛應(yīng)用。隨著相關(guān)研究的進(jìn)展，人們不斷糾正或放棄電容在EMC設(shè)計(jì)中的一些傳統(tǒng)認(rèn)識(shí)與做法。電容在EMC設(shè)計(jì)中的作用大小與多種因素有關(guān)，且其中的很多因素一直在不斷的研究與變化中。所以，要充分發(fā)揮電容在EMC設(shè)計(jì)中的作用，及時(shí)了解相關(guān)研究的新進(jìn)展，及時(shí)采用新技術(shù)，是非常重要的。
作者：周勝海 王林 李長(zhǎng)庚 文章來(lái)源：現(xiàn)代電子技術(shù)
編輯：admin 最后修改時(shí)間：2017-12-13
