N76E003 的IO口開漏與推挽的區(qū)別
N76E003的中文規(guī)格書在I/O端口結(jié)構(gòu)及工作模式里面介紹了四種準(zhǔn)雙向，其中就包括了開漏與推換，他們兩者之間有什么區(qū)別呢？
我們先看網(wǎng)友在實(shí)際中遇到的問題及回答。
最近發(fā)現(xiàn)N76E003的IO開漏接的上拉會(huì)被IO又拉低，怎么會(huì)這么慘？是這個(gè)芯片本身的問題嗎？
現(xiàn)象描述： MCU電壓3V，VCC電壓4V。 VCC通過4.7K電阻接入IO口，IO口設(shè)置開漏。 輸出1 （非0即1），此時(shí)IO口電壓3.45V左右， 輸出0，電壓0V正常。
開漏端口不徹底？造成的影響是，控制PMOS時(shí)，有0.5V壓差，造成無法關(guān)斷。 請各位大咖指教。
開漏和推挽區(qū)別在于:
開漏，輸出端相當(dāng)于三極管的集電極，要得到高電平狀態(tài)需要上拉電阻才行。 適合于做電流型的驅(qū)動(dòng)，其吸收電流的能力相對強(qiáng)（一般20ma）。
推挽輸出：可以輸出高，低電平，連接數(shù)字器件。
開漏電路就是指以MOSFET的漏極為輸出的電路。一般的用法是會(huì)在漏極外部的電路添加上拉電阻。完整的開漏電路應(yīng)該由開漏器件和開漏上拉電阻組成。
推挽結(jié)構(gòu)一般是指兩個(gè)三極管分別受兩互補(bǔ)信號的控制，總是在一個(gè)三極管導(dǎo)通的時(shí)候另一個(gè)截止。
開漏模式開漏輸出配置關(guān)閉所有內(nèi)部上拉，當(dāng)端口鎖定為邏輯0時(shí)，僅打開驅(qū)動(dòng)端口的下拉晶體管。當(dāng)端口鎖存為邏輯1時(shí)，它就和輸入模式一樣。通常用于I2C輸出線上，開漏引腳需要加一個(gè)外部上拉電阻，典型連一個(gè)電阻到VDD。 用戶需要注意的是，開漏模式輸出邏輯1的時(shí)候，應(yīng)該由外部設(shè)備或電阻提供一個(gè)確定的電平。懸浮的引腳在掉電狀態(tài)下會(huì)引起漏電。
編輯：admin 最后修改時(shí)間：2018-03-12
