ARM最新更新的最強(qiáng)CPU路線圖顯示，邊緣人工智能（AI）將成為未來(lái)主要的收入市場(chǎng)
最新更新的ARM最強(qiáng)CPU路線圖顯示，邊緣人工智能（AI）將成為未來(lái)主要的收入市場(chǎng)。邊緣AI是指將人工智能計(jì)算能力集成到邊緣設(shè)備中，使其能夠在本地進(jìn)行高效的數(shù)據(jù)處理和決策，而無(wú)需依賴云端計(jì)算。這種技術(shù)在物聯(lián)網(wǎng)、智能家居、智能制造等領(lǐng)域有著廣泛的應(yīng)用前景。邊緣AI的興起源于對(duì)數(shù)據(jù)隱私和延遲的關(guān)注。隨著物聯(lián)網(wǎng)設(shè)備的快速增長(zhǎng)，人們對(duì)數(shù)據(jù)隱私的保護(hù)越來(lái)越重視。邊緣AI可以在設(shè)備本地進(jìn)行數(shù)據(jù)處理，減少了數(shù)據(jù)傳輸和存儲(chǔ)的需求，從而提高了數(shù)據(jù)隱私的保護(hù)水平。邊緣AI還可以減少數(shù)據(jù)傳輸?shù)难舆t，提高實(shí)時(shí)性和響應(yīng)能力。
ARM作為全球領(lǐng)先的芯片設(shè)計(jì)公司，已經(jīng)意識(shí)到了邊緣AI的潛力，并加大了在該領(lǐng)域的研發(fā)投入。最新的CPU路線圖顯示，ARM將推出一系列針對(duì)邊緣AI應(yīng)用的高性能處理器。這些處理器將具備強(qiáng)大的計(jì)算能力和低功耗特性，以滿足邊緣設(shè)備對(duì)AI處理的需求。
邊緣AI市場(chǎng)的潛力巨大。根據(jù)市場(chǎng)研究機(jī)構(gòu)的預(yù)測(cè)，到2025年，全球邊緣AI市場(chǎng)規(guī)模將達(dá)到數(shù)千億美元。這不僅包括芯片設(shè)計(jì)和制造的收入，還包括與邊緣AI相關(guān)的軟件、服務(wù)和解決方案的收入。
邊緣AI是未來(lái)主要的收入市場(chǎng)，ARM已經(jīng)意識(shí)到了這一趨勢(shì)，并將推出一系列針對(duì)邊緣AI應(yīng)用的高性能處理器。隨著物聯(lián)網(wǎng)的快速發(fā)展和人們對(duì)數(shù)據(jù)隱私和延遲的關(guān)注增加，邊緣AI市場(chǎng)有望迎來(lái)爆發(fā)式增長(zhǎng)。
2022年9月，Arm正式宣布推出了全新的Neoverse V2平臺(tái)（代號(hào)“Demeter”）。Arm稱，該平臺(tái)可滿足大型互聯(lián)網(wǎng)和 HPC 客戶的需求，并在不增加功耗和面積的情況下，進(jìn)一步推動(dòng)云工作負(fù)載性能。
在不久前的Hot Chip 2023活動(dòng)上，Arm披露了關(guān)于Neoverse V2的更多細(xì)節(jié)。目前英偉達(dá)（NVIDIA）應(yīng)該是Neoverse V2平臺(tái)的第一個(gè)客戶。
重要的是，V2是基于新的Armv9指令集的實(shí)現(xiàn)，旨在顛覆該架構(gòu)，與十多年來(lái)定義Arm芯片的許多代Armv8架構(gòu)相比，它帶來(lái)了性能、安全性和可擴(kuò)展性的增強(qiáng)。
V2芯片的架構(gòu)調(diào)整是微妙的，但顯然是有效的。但同樣明顯的是，其13%的性能改進(jìn)與Arm早在2019年就設(shè)定的30%的每時(shí)鐘指令性能（IPC）改進(jìn)目標(biāo)相去甚遠(yuǎn)。
借助 V2 內(nèi)核，Arm 架構(gòu)師又添加了兩個(gè)單周期算術(shù)邏輯單元 (ALU)，并增加了問(wèn)題隊(duì)列的大小，并將謂詞運(yùn)算符的帶寬加倍，這些調(diào)整加上其他一些調(diào)整，又增加了 3.3%核心性能在 2.8 GHz 主頻下歸一化。
與 V1 核心一樣，V2 核心有兩個(gè)加載/存儲(chǔ)管道和一個(gè)加載管道，但表后備緩沖區(qū) (TLB) 上的條目增加了——從 40 個(gè)條目增加到 48 個(gè)條目——并且各種存儲(chǔ)和讀取隊(duì)列也增加了變得更大。
這一變化和其他變化使 V2 核心性能又增加了 3%。
Arm 于 2020 年 9 月將其 Neoverse 核心和 CPU 設(shè)計(jì)分為三個(gè)系列，分別為V系列高性能核心（具有雙倍向量引擎）、N系列核心（專注于整數(shù)性能）、 E系列核心（入門(mén)級(jí)，重點(diǎn)關(guān)注能源效率和邊緣的芯片）。近幾年來(lái)，該路線圖已經(jīng)擴(kuò)展和更新了很多次，最新的路線圖（帶有 N2 平臺(tái)添加的 CSS 子系統(tǒng)變體）已在 Hot Chips 上展示：
Arm 院士兼首席 CPU 架構(gòu)師 Magnus Bruce 在 Hot Chips 上介紹了 V2 平臺(tái)，談?wù)摿嗽摷軜?gòu)以及與 V1 平臺(tái)相比的變化。下面這張圖表很好地總結(jié)了這一點(diǎn)：
這個(gè)管道的基礎(chǔ)是一個(gè)預(yù)運(yùn)行分支預(yù)測(cè)器，這個(gè)分支預(yù)測(cè)器充當(dāng)指令預(yù)取器，它將提取與分支解耦！盡agnus Bruce 解釋道：“大型分支預(yù)測(cè)結(jié)構(gòu)可以覆蓋非常大的實(shí)際服務(wù)器工作負(fù)載。我們使用在發(fā)布后讀取的物理寄存器文件，允許非常大的發(fā)射隊(duì)列，而無(wú)需存儲(chǔ)數(shù)據(jù)。這對(duì)于解鎖ILP（指令級(jí)并行性）是必要的。我們使用低延遲和專用L2緩存、具有最先進(jìn)的預(yù)取算法的低延遲L1和專用L2高速緩存以及積極的存儲(chǔ)-加載轉(zhuǎn)發(fā)，以保持內(nèi)核具有最小的氣泡和停滯。來(lái)自系統(tǒng)的動(dòng)態(tài)反饋機(jī)制允許核心調(diào)節(jié)攻擊性并主動(dòng)防止系統(tǒng)擁塞。這些基本概念使我們能夠提高機(jī)器的寬度和深度，同時(shí)保持快速預(yù)測(cè)失誤恢復(fù)所需的短管道。
編輯：admin 最后修改時(shí)間：2023-09-15
